Entwicklung eines 13Bit-Analog-Digital-Wandlers mit Fehlerkorrektur

Die vorliegende Arbeit beschäftigt sich mit dem Entwurf eines Analog-Digital-Wandlers (ADC) mit einer Auflösung von 13Bit und einer effektiven Genauigkeit von 12Bit. Der ADC verfügt über Möglichkeiten der Selbstkalibrierung um einen Abgleich während der Produktion vermeiden zu können. Die mit 5V Versorgungsspannung arbeitende Schaltung ist in der Lage, Eingangsspannungen bis 2,5V mit einer maximalen Umsetzgeschwindigkeit von 30kHz in digitale Ausgangsworte zu wandeln. Der gesamte Wandler wurde zunächst auf Modellebene entworfen (VHDL-AMS, VHDL). Nach Verifikation der implementierten Algorithmen konnte eine Umsetzung der Baublöcke in analoge bzw. digitale Schaltungen erfolgen. Die analogen Schaltungen liegen als Schaltpläne, die digitalen Blöcke als synthetisierbare Logikbeschreibungen vor. Die Funktion der Schaltung wurde mittels Simulation nachgewiesen. Noch vorhandene Schwachstellen wurden lokalisiert und Ans?atze zu deren Beseitigung gegeben.

Stephan Brenner; geb. 1980 in Dresden; Spezialschule für Mathematik und Naturwissenschaften; Abitur 1998 mit Abschlussnote 1,3; danach Studium der Elektrotechnik an der TU Dresden; 2005 Abschluss als Diplomingenieur; beginnend 2005 Arbeit als MixedSignal IC Design Engineer bei PE IC Design GmbH; Anloger, digitaler Entwurf, Systemmodellierung